## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-331261

(43) Date of publication of application: 22.12.1997

(51)Int.CI.

HO3M 13/00

(21)Application number: 08-149263

(71)Applicant: NIPPON HOSO KYOKAI <NHK>

(22)Date of filing:

11.06.1996


(72)Inventor: KOBAYASHI KAZUMASA

KOBAYASHI KIICHI KURODA TORU TAKADA MASAYUKI

# (54) CORRECTION CIRCUIT FOR ERROR OF LAX DECISION ON TRELLIS AND ADJUSTING METHOD FOR TRELLIS VARIATION

(57) Abstract:

PROBLEM TO BE SOLVED: To pipeline a feedback route in a trellis lax decision error correcting circuit in an arbitrary number of stages so as to increase the operating speed of the circuit by realizing an effective compensating means for avoiding the time lag between the timing of each data group to be used for processing signals when the feedback route is pipelined. SOLUTION: In a trellis lax decision error correcting circuit which decodes codes which can be decoded in accordance majority logic, a trellis variation adjusting section which inputs a feedback signal 300 outputted from an error decision section 30 to the stage of a syndrome register 10 which is on the rear side of the received word inputting terminal of the register 10 by a required number of stages and, at the same time, compensates a trellis calculation error by referring to the signal 300 when a delay of m1=(\alpha xm2) clocks is allowed to a trellis calculating section 20 (20-1 to 20-J) and a delay of m2 clocks is allowed to the section 30 is



provided in the section 30. Therefore, the operating speed of this trellis lax decision error correcting circuit becomes faster by (m1+m2) times in maximum as compared with the case where no delay is allowed to the error decision circuit.

#### **LEGAL STATUS**

[Date of request for examination]

11.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3452725

[Date of registration]

18.07.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-331261

(43)公開日 平成9年(1997)12月22日

(51) Int.Cl.<sup>6</sup>

戲別配号

庁内整理番号

FΙ

技術表示簡所

HO3M 13/00

H 0 3 M 13/00

審査請求 未請求 請求項の数6 OL (全 16 頁)

(21)出願番号

特顏平8-149263

(22)出願日

平成8年(1996)6月11日

(71)出願人 000004352

日本放送協会

東京都渋谷区神南2丁目2番1号

(72)発明者 小林 和正

東京都世田谷区砧一丁目10番11号 日本放

送協会 放送技術研究所内

(72)発明者 小林 希一

東京都世田谷区砧一丁目10番11号 日本放

送協会 放送技術研究所内

(72)発明者 黒田 徹

東京都世田谷区砧一丁目10番11号 日本放

送協会 放送技術研究所内

(74)代理人 弁理士 谷 義一 (外1名)


最終頁に続く

#### (54) 【発明の名称】 トレリス軟判定誤り訂正回路およびトレリス変分調整方法

#### (57)【要約】

【課題】 トレリス軟判定誤り訂正回路中の帰還経路をパイプライン化した場合の、信号処理に使用すべきデータ群相互のタイミングの時間的ずれを回避するための有効な補償手段を実現することで、任意段数のパイプライン化を施すことを可能にし、高速化を図ること。

【解決手段】 多数決論理復号可能な符号を復号するトレリス軟判定誤り訂正回路において、トレリス計算部20にm、= (α×m、)クロック分、誤り判定部30にはm、クロック分の遅延を許容するとき、誤り判定部30から出力される帰還信号300を、シンドロームレジスタ10の受信語入力端から所要段数分後方(β)に入力するとともに、帰還信号300を参照しながらトレリス計算の誤差を補償するトレリス変分調整部60を誤り判定部30内に設ける。これにより誤り判定回路に遅延を仮定しない場合に比べて最大m、+m、倍高速なトレリス軟判定誤り訂正回路を構成できるようにした。



#### 【特許請求の範囲】

【請求項1】 m(m>1)ビット幅のバイナリ信号を 入力とし、符号長nなる多数決論理復号可能な符号を復 号するトレリス軟判定誤り訂正回路において、

受信語入力端から $\beta$ 番目( $\beta > 1$ )のレジスタに帰還さ れた判定結果の入力端子を持つシフトレジスタと、

**該シフトレジスタからトレリス計算回路へのデータ転送** クロックを単位としてm、クロック遅延して演算結果を 出力するトレリス計算部と、

前記シフトレジスタから前記トレリス計算回路へのデー 10 タ転送クロックを単位としてm、クロック遅延して演算 結果を出力する誤り判定部とを有することを特徴とする トレリス軟判定誤り訂正回路。

【請求項2】 請求項1に記載のトレリス軟判定誤り訂 正回路において、

前記mı、mz、βの各定数は、mzは正の整数、mı  $= \alpha \times m_z$ ,  $\alpha = 0$  または正の整数、 $\beta = \alpha + 2$  または  $\beta = (\alpha + 1) \times m_{\chi} + 1$  であることを特徴とするトレ リス軟判定誤り訂正回路。

\*【請求項3】 請求項1または2に記載のトレリス軟判 定誤り訂正回路において、

前記誤り判定部は、前記シフトレジスタへの帰還信号を 監視しつつ、 $\beta = 1$  の場合のトレリス軟判定誤り判定回 路との誤差を補償するトレリス変分調整部を有すること を特徴とするトレリス軟判定誤り訂正回路。

【請求項4】 請求項3に記載のトレリス軟判定誤り訂 正回路において、

前記トレリス変分調整部は、前記シフトレジスタの受信 語入力端から数えてi番目のレジスタ出力をS、とする

【外1】

 $\beta-1$  ビット目までのレジスタ $S_{i,i} \leq \beta-1$ 

を誤り訂正動作時に値0(mビット信号の最小信号値) にセットし、毎クロックの帰還信号を監視しながら必要 に応じて

【外2】

 $S_{i,i} \leq 8-1$ を使用する前記トレリス計算回路の演算結果に

振幅制限操作と交換操作を施すことを特徴とするトレリ ス軟判定誤り訂正回路。

【請求項5】 請求項4に記載のトレリス軟判定誤り訂 正回路において、

前記トレリス変分調整部の前記振幅制限操作は、mビッ ト信号の最大信号値 I xx (2 - 1), 帰還信号 Irb, 絶対値操作を |・ | で表すとき、前記トレリス計 算回路の出力信号値を I \*\*\* × | I \*\*\* - 2 × I \* b | 以 下に制限することを特徴とし、

前記トレリス変分調整部の前記交換操作は、 Ita = ( I **■■** +1) /2 とするとき、In≥ Inのときに前記ト レリス計算回路の2つの出力を交換する操作であること※

 $S_{i,i} \leq \beta-1$ を使用する前記トレリス計算回路の演算結果に

振幅制限操作と交換操作を施す工程とを有し、

前記振幅制限操作を施す工程では、mピット信号の最大 信号值 I ... (2 - 1), 帰還信号 I,, 絶対値操作 を |・ | で表すとき、前記トレリス計算回路の出力信号 値を I... × | I... -2×I.. | 以下に制限すること

前記交換操作を施す工程では、 [ th = ( I \*\*\* + 1 ) / 2とするとき、 1 гь ≧ 1 гь のときに前記トレリス計算回 路の2つの出力を交換する操作を実行することを特徴と するトリレス変分調整方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トレリス軟判定誤 り訂正回路およびトレリス変分調整方法に関わり、特に 誤り訂正回路を構成する主要な機能ブロックに遅延を許 ※を特徴とするトレリス軟判定誤り訂正回路。

【請求項6】 請求項3に記載の前記トレリス変分調整 部でのトリレス変分調整方法において、

前記シフトレジスタの受信語入力端から数えて i 番目の レジスタ出力をS、とするとき、

【外3】

 $\beta-1$  ビット目までのレジスタ $S_{i,i} \leq \beta-1$ 

を誤り訂正動作時に値O(mビット信号の最小信号値) にセットする工程と、

毎クロックの帰還信号を監視しながら必要に応じて

する技術に関わる。

【0002】本発明は例えば、TV多重文字放送、FM 多重放送、衛星データチャネルなどのデジタル受信機や 光カードのリーダ装置などのように、デジタル信号の伝 送、記録を行う装置で使用される多数決論理復号可能な 40 符号の誤り訂正を行なう誤り訂正回路に好適である。

【0003】特に、本発明はある種の演算をブロック単 位で行なってデジタル伝送やデジタル記録等において発 生するデジタル信号のビット誤りを訂正する誤り訂正符 号(ブロック符号)のうち、多数決論理復号可能な符号 を復号するトレリス軟判定誤り訂正回路に関する。

[0004]

【従来の技術】従来のとの種のトレリス軟判定誤り訂正 回路の基本的な構成例は、図1に示すように、受信語入 力端子100からm(>1)ビット幅のバイナリ信号を 容することによって、髙速に誤り訂正を行う回路を構成 50 入力するn×mピットのシフトレジスタ10と、J(直

交する複合パリティ検査和数)個のトレリス計算回路2 0と、しきい値制御回路40と、誤り判定部30と、と の誤り判定部30からの出力信号(誤り判定出力)30 0を所望の2値出力に変換する出力処理部50とからな り、誤り判定出力300は、上記シフトレジスタの受信 語入力端に帰還される(黒田ほか:特願平5-3030 03号)。

【0005】このとき各部の構成または機能は大略以下 のようである。

【0006】従来のトレリス計算回路の構成を示す図2 10 【0008】 を参照すると、トレリス計算回路20には、上記シフト\*

\*レジスタ10の互いに異なる位置から取られた各々J-1個のmピット信号が入力される。

【0007】次の表1および表2~表5は、それぞれ (273, 191) 差集合巡回符号と、(1057, 8 13) 差集合巡回符号の複合パリティ検査和(CPC S) A,の計算に使用されるシフトレジスタのビット位 置をシフトレジスタの受信語入力端側から数えて記した 例である(S, は、受信語入力端から見てi番目のレジ スタ出力を表す)。

【表1】

Aı	S12+S17+S27+S205+S105+S107+S114+S145+S147+S158+S161+S170+S206+S223+S227+S249+S226+S277
A:	S18+S50+S65+S105+S124+S125+S182+S183+S185+S176+S179+S188+S224+S841+S245+S257+S878
Aa	Sc+S24+S26+S101+S111+S120+S131+S138+S169+S171+S187+S186+S184+S230+S247+S251+S273
A٠	Szz+Szz+S4z+S11z+S1zz+S1zz+S1zz+S1zz+S1z
As	S4+S20+S32+S60+S122+S127+S127+S166+S167+S164+S166+S167+S200+S211+S220+S226+S273
As	S17+S21+S42+S49+S67+S126+S144+S164+S175+S174+S181+S212+S226+S226+S228+S227+S278
Αı	S30+S02+S07+S70+S00+S00+S170+S100+S100+S200+S210+S217+S240+S200+S201+S264+S273
Ав	So+Sus+Sez+See+See+See+S112+S184+S186+S186+S216+S216+S256+S267+S266+S270+S273
As	Sz+S1z+S4z+S4z+S4z+S431+S47+S116+S187+S182+S422+S221+S222+S220+S240+S243+S273
A 10	S11+S14+S23+S26+S26+S26+S102+S106+S126+S126+S226+S216+S222+S226+S240+S271+S278
	S2+S15+S15+S25+S25+S75+S22+S104+S110+S125+S200+S206+S215+S224+S226+S245+S275
A 12	S81+S33+S44+S47+S86+S82+S106+S115+S188+S141+S169+S281+S228+S248+S288+S268+S273
A 13	S7+S38+S40+S61+S64+S63+S39+S118+S120+S142+S148+S188+S238+S243+S253+S272+S278
	S1+S6+S80+S41+S52+S66+S64+S100+S117+S121+S143+S143+S167+S250+S264+S264+S273
A 15	S19+S2+S2+S4+S4+S4+S71+S74+S2+S116+S126+S140+S147+S158+S126+S28+S263+S273
	S10+S22+S27+S27+S28+S70+S21+S24+S22+S122+S146+S150+S172+S178+S186+S280+S273
	S6+S16+S94+S96+S42+S76+S76+S96+S96+S96+S164+S161+S166+S177+S166+S201+S276

[0009]

#### ※ ※【表2】

Aı	\$\frac{1}{5}\frac{1}{5
A	\$1+\$z6+\$c9+\$164+\$165+\$266+\$266+\$366+\$366+\$366+\$366+\$566+\$566+\$566+\$5
A	\$2+\$2+\$27+\$70+\$126+\$166+\$161+\$266+\$306+\$366+\$366+\$262+\$466+\$506+\$506+\$606+\$606+\$611+\$5712+\$7522+\$7622+\$5762+\$5006+\$1068+\$51065
A	\$4+\$6+\$7+\$41+\$74+\$140+\$166+\$166+\$272+\$610+\$262+\$687+\$687+\$660+\$666+\$662+\$612+\$625+\$716+\$776+\$776+\$776+\$780+\$500+\$500+\$5000+\$1007
Ав	Se+S12+S14+S15+S49+S62+S148+S167+S193+S267+S316+S376+S376+S295+S476+S617+S644+S661+ Sexx+S635+S794+S774+S774+S776+S617+S633+S934+S465+S263+S1003+S1016+S1011+S1067
Ав	S16+S24+S26+S20+S31+S65+S36+S164+S164+S162+S200+S204+S380+S280+S201+S411+S421+S482+S660+ S677+S656+S640+S740+S780+S780+S811+S653+S663+S960+S961+S970+S1038+S1038+S1057
	Szz+Szx+St+St+St+Stz+St+Stz+Szz+Szz+Szz+Szz+Szz
·	S#+S#+S#+S#+S##+S##+S##+S##+S##+S##+S##

A	S46+S66+S78+S94+S102+S108+S108+S108+S108+S143+S178+S242+S261+S287+S574+S412+S484+S489+ S489+S683+S611+S638+S666+S714+S727+S818+S828+S888+S888+S893+S911+S947+S1028+S1087
A 10	S18+S04+S28+S08+S112+S120+S124+S125+S127+S161+S124+S200+S270+S606+S202+S460+S462+ S487+S607+S627+S629+S656+S673+S762+S745+S636+S636+S607+S620+S666+S1048+S1067
A 11	\$11+\$22+\$75+\$44+\$107+\$122+\$121+\$125+\$127+\$128+\$172+\$206+\$271+\$220+\$216+\$405+\$441+\$405+\$420+\$5466
A 13	Sa1+Sa2+S110+S186+S165+S188+S201+S212+S216+S218+S218+S28+S28+S28+S281+S271+S297+S461+ S823+S871+S870+S899+S870+S721+S746+S766+S871+S828+S928+S978+S990+S1021+S1067
	S28+8117+S128+S148+S122+S201+S224+S240+S248+S252+S254+S256+S258+S222+S266+S407+S433+ S520+S558+S610+S615+S558+S715+S757+S764+S601+S600+S673+S664+S674+S6014+S1056+S1067
A 14	S22+S5+S130+S150+S168+S214+S223+S246+S262+S270+S274+S276+S277+S211+S244+S410+S420+ S455+S642+S650+S632+S637+S637+S757+S770+S860+S623+S862+S866+S660+S960+S1006+S1006
<b>A</b> 18	S11+S45+S70+S160+S171+S168+S256+S244+S267+S263+S201+S266+S207+S266+S202+S266+S431+ S450+S676+S683+S601+S663+S686+S686+S764S768+S360+S627+S644+S603+S616+S1007+S1017+S1087
A 16	S40+S61+S62+S119+S200+S211+S229+S276+S224+S307+S622+S321+S326+S627+S626+S627+S406+ S471+S450+S616+S603+S641+S603+S628+S718+S788+S640+S627+S624+S943+S945+S1047+S1057
А 17	\$10+\$60+\$511+\$60+\$129+\$210+\$221+\$230+\$286+\$231+\$333+\$341+\$348+\$347+\$368+\$368+\$ \$415+\$5481+\$5481+\$560+\$628+\$5812+\$5651+\$708+\$708+\$708+\$788+\$560+\$677+\$894+\$964+\$964+\$966+\$51067

# [0011]

# \* \*【表4】

	S61+S101+S141+S162+S184+S220+S201+S212+S220+S276+S285+S408+S424+S432+S436+S428+S428+ S473+S506+S672+S521+S617+S704+S742+S794+S790+S819+S820+S941+S988+S962+S1044+S1057
A 19	S15+S104+S114+S154+S175+S197+S255+S514+S225+S345+S388+S598+S421+S427+S445+S449+S461+ S462+S486+S619+S668+S604+S630+S717+S756+S607+S612+S622+S912+S604+S661+S964+S907
	S69+S72+S169+S172+S215+S264+S266+S262+S672+S694+S462+S462+S467+S460+S496+S604+S606+ S610+S611+S615+S678+S644+S665+S660+S776+S614+S868+S671+S601+S671+S1019+S1040+S1067
	S <sub>17</sub> +S <sub>76</sub> +S <sub>69</sub> +S <sub>180</sub> +S <sub>180</sub> +S <sub>280</sub> +S <sub>281</sub> +S <sub>275</sub> +S <sub>300</sub> +S <sub>601</sub> +S <sub>401</sub> +S <sub>458</sub> +S <sub>468</sub> +S <sub>474</sub> +S <sub>497</sub> +S <sub>615</sub> +S <sub>621</sub> + S <sub>686</sub> +S <sub>627</sub> +S <sub>623</sub> +S <sub>5062</sub> +S <sub>506</sub> +S <sub>661</sub> +S <sub>680</sub> +S <sub>766</sub> +S <sub>753</sub> +S <sub>881</sub> +S <sub>887</sub> +S <sub>868</sub> +S <sub>506</sub> +S <sub>688</sub> +S <sub>1050</sub> +S <sub>1057</sub>
	S27+S44+S103+S116+S207+S217+S257+S278+S200+S236+S417+S428+S446+S492+S601+S624+S640+ S648+S662+S654+S656+S656+S652+S622+S628+S707+S783+S630+S628+S910+S916+S636+S1016+S1067
A 22	S42+S62+S62+S146+S168+S249+S260+S260+S260+S642+S642+S642+S640+S460+S460+S642+S642+S666+ S662+S400+S694+S696+S697+S631+S684+S750+S749+S775+S662+S600+S962+S657+S677+S1067
A 24	S60+S122+S149+S166+S226+S236+S339+S339+S275+S400+S432+S456+S659+S650+S665+S614+S622+ S646+S653+S670+S674+S676+S677+S711+S714+S610+S629+S656+S642+S942+S960+S1037+S1057+S1057
A 25	S20+S100+S14x+S169+S185+S245+S258+S349+S380+S380+S420+S422+S478+S650+S670+S688+S34+ S643+S688+S688+S680+S694+S696+S697+S731+S734+S380+S848+S675+S988+S1000+S1088+S1067

- A 27 S62+S67+S77+S167+S166+S266+S243+S602+S616+S406+S416+S466+S477+S469+S626+S616+S627+
  S646+S601+S700+S720+S720+S720+S761+S761+S761+S764+S788+S621+S667+S606+S602+S1010+S1067
- A 23 S38+S60+S65+S116+S196+S227+S264+S261+S260+S363+S444+S464+S464+S616+S617+S673+S654+
  S666+S683+S726+S728+S728+S761+S777+S766+S763+S761+S702+S826+S666+S626+S644+S670+S1067
- A 30 S26+S118+S151+S203+S206+S226+S226+S326+S326+S327+S234+S466+S667+S667+S667+S625+S666+ S680+S767+S776+S706+S604+S601+S674+S800+S806+S902+S604+S606+S828+S672+S1026+S1026
- A 31 S19+S45+S181+S170+S222+S227+S247+S357+S357+S459+S472+S475+S475+S456+S575+S565+S652+S647+
  S655+S765+S765+S767+S615+S601+S601+S650+S659+S617+S621+S622+S624+S666+S601+S1067
- A 32 S33+S99+S118+S144+S231+S260+S321+S260+S346+S420+S420+S496+S613+S671+S664+S675+S668+ S725+S746+S768+S604+S826+S826+S820+S914+S960+S962+S962+S1006+S1016+S1020+S1022+S1025+S1067

【0013】トレリス計算回路20は、例えばJ-2個の演算ユニット27を直列に接続することによって、mビット信号の最小信号値0との差の2乗、及び最大信号 20値 $I_{\text{max}}$  (=2 $^{\text{max}}$  -1)との差の2乗を枝尺度(メトリック)として計算及び蓄積する機能を有する。各トレリス計算回路20の蓄積結果は、各々2つの中間結果I0(i)とI1(i)として中間結果出力端子31から出力される( $1 \le i \le J$ )。

【0014】各演算ユニット27は自乗回路22と、差 分自乗回路23と、4つの加算回路24と2つの最小値 回路25と、出力決定回路26とからなる。そして、各 演算ユニット27は、1つのmピット入力と2つの2m の演算ユニット27-2では、mピット入力にはS,,を 入力し、2つの2mビット入力には、自乗回路22-1 と差分自乗回路23-1から初期値として(S,,) 2 と (I \*\*\* - S<sub>11</sub>) \* をそれぞれ入力する。 ここで、 I \*\*\* = 2\* -1であり、S.は、複合パリティ検査和A , の計算に使用するシフトレジスタ10のレジスタ出力 を表す。また便宜上、以下では(S11) を入力した方 の2mビット入力を0(ゼロ)側入力、(I ... -S<sub>11</sub>) 2 を入力する方を 1 (イチ) 側入力と呼ぶ。 【0015】演算ユニット27の2つの出力I0(i. 1) と I 1 (i, 1) の計算手順を初段の演算ユニット 27-2を例にとって説明すると以下のようになる。 【0016】(初段の演算ユニットの計算手順例)

[0017] [数1]  $A = min((S_{11})^2 + (S_{12})^2$ ,  $(I_{exx} - S_{11})^2 + (I_{exx} - S_{12})^2$ 

 $B = \min((S_{12})^2 + (I_{max} - S_{12})^2, (S_{11})^2 + (I_{max} - S_{12})^2)$ 

if (A≥B) then

IO(i, 1) = A - B

I1(i, 1) = 0

else

10(i, 1) = 0

I 1 (i, 1) = B - A

上記の信号Aは一方の最小値回路25-2-1から出力され、上記の信号Bは他方の最小値回路25-2-2から出力される。上記if以下の演算は出力決定回路26-2で行われる。

分自乗回路 23 と、4 つの加算回路 24 と 2 つの最小値 回路 25 と、出力決定回路 26 とからなる。そして、各 演算ユニット 27 は、1 つの18 と 2 包 の18 と 2 段目以降の任意の演算ユニット 27 ら については、12 についと言いは、12 については、12 については、12 については、12 についと言いは、12 については、12 についは、12 については、12 については、12 についと言いは、12 についと言いは、12

 $I \circ (i) = I \circ (i, J-2)$  $I \circ (i) = I \circ (i, J-2)$ 

とする。

【0020】従来の誤り判定部30の構成例を示す図3を参照すると、誤り判定部30は、2つの総和回路32-1、32-2と、2つの自乗回路34-1、34-240と、2つの加算回路35-1、35-2と、減算回路35-3と、D値計算回路36と、比較回路37と、判定回路38とを有する。D値計算回路36と比較回路37と判定回路38とで誤り判定基本部30′が構成される。

【0021】誤り判定部30で行われる演算は以下のように示すととができる。

【0022】(誤り判定部の演算)

[0023]

【数2】

$$A = \sum_{i=1}^{9} I O (i) + (S_n)^2$$

$$B = \sum_{i=1}^{J} I 1 (i) + (I_{max} - S_n)^{2}$$

C = A - B

$$D = (C + I_{max}^2) / (2 \times I_{max})$$

····· (\*D)

10

if |C|>TH then

F = H

e 1 s e

F = L

i f F = H

then

else 帰還信号=Sa

【0024】総和回路32では、J個のトレリス計算回 路20で計算されたI0(i)及びI1(i)につい て、それぞれの総和を計算する。との計算したそれぞれ の総和にシンドロームレジスタのnビット目(シフトレ ジスタ10の最終ビット出力S。) について、自乗回路 34を用いて(S。) 'と(I \*\*\* - S。) 'を計算し 30 て加え、上記の信号A及びBを得る。

【0025】減算器35-3はC(=A-B)を計算す る回路である。比較回路37は、Cの絶対値 | C | と、 しきい値制御回路40から供給されしきい値入力端子3 9から加えられたしきい値THとを比較して、その大小 関係に応じて制御信号Fを発生する回路である。D値計 算回路36は、Cと I...、の値を用いて上式 (\*D) に 示した信号Dを生成する回路である。判定回路38は、 その信号Dと、E(=S。)とを、制御信号Fのレベル に応じて切り替えて帰還信号300を生成する回路であ 40 る。誤り訂正基本部30′は、誤り判定部30の機能の うち、上式 (\*D) 以降の演算を行う部分である。

【0026】図1の出力処理部50は、帰還信号300 に適当なしきい値処理を施して、2値出力を復号出力端 子200に出力する回路である。

[0027]

【発明が解決しようとする課題】一般に、信号処理装置 のスループット(単位時間に処理できる信号量:この場 合、単位時間当たり復号可能な受信語数)は、回路中の

号経路中に存在する論理素子数が少ないほど大きい (高 速になる)。図1、図2及び図3で示される上述のトレ リス軟判定誤り訂正回路の場合は、シフトレジスタ10 の任意の位置のレジスタから出てトレリス計算部20、 誤り判定部30を経て上記シフトレジスタ10の入力へ 戻る信号経路中の論理素子数が符号長nとともに増加す るため、例えば(273, 191)差集合巡回符号ある いは(1057, 813)差集合巡回符号など、符号長 が長くなるにつれて、トレリス軟判定誤り訂正回路を実 用的な速度で動作させることが困難になるという解決す べき課題があった。

【0028】この種の回路実現上の課題を解決する一般 的な手段として、速度を制限する要因となっているレジ スタ間の信号経路を分割し、その分割点に新たにレジス タの挿入を行う方法(所謂パイプライン化)がある。し かし、通常とのパイプライン化手法は、分割すべき信号 経路が上記のような帰還ループである場合は、信号処理 に使用すべきデータ群相互のタイミングに時間的ずれを 生じるため、との時間的ずれの発生を回避する何らかの 補償手段なしには適用できない。

【0029】本発明は、上述の点に鑑みてなされたもの で、その目的は、上記のようなトレリス軟判定誤り訂正 回路中の帰還経路をパイプライン化した場合の、信号処 理に使用すべきデータ群相互のタイミングの時間的ずれ を回避するための有効な補償手段を有する、遅延訂正型 レジスタ出力から別の、又は同じレジスタ入力までの信 50 トレリス軟判定誤り訂正回路の回路構成法と、これに付

随するトレリス計算の誤差補償方法を提供することにある。

[0030]

【課題を解決するための手段】本発明は、上記目的を達成するため、以下の構成を有する。

【0031】(1) 高速な誤り訂正回路を実現するために、トレリス計算部及び誤り判定部に、適当なクロック 周期(データ転送クロック)を単位とする遅延を設定する。

【0032】(2)上記のように誤り訂正回路内部に遅 10 延を許容するととによって、帰還信号の生成は遅延する。そのため、この帰還信号はシフトレジスタの信号入力段でなく、帰還信号生成の所要遅延を考慮した分だけ遅延させて帰還させる。これを以下、遅延訂正と呼ぶ。【0033】(3)この遅延訂正を行った場合、シフトレジスタの先頭ビットから帰還信号が入力されているレジスタの直前段までの間にあるレジスタには、本来帰還されるべき信号は到着しない。これによって、これらの本来期待される値を持たないレジスタ出力をその計算に利用しているトレリス計算部の出力には誤差が含まれ 20 る。これらの誤差については、トレリス計算部と誤り判定部との間に挿入されたトレリス変分調整部において補償する。

【0034】更に詳細には、本発明のトレリス軟判定誤り訂正回路は、m(m>1)ビット幅のバイナリ信号を 入力とし、符号長nなる多数決論理復号可能な符号を復米 \*号するトレリス軟判定誤り訂正回路において、受信語入力端からβ番目(β>1)のレジスタに帰還された判定結果の入力端子を持つシフトレジスタと、該シフトレジスタからトレリス計算回路へのデータ転送クロックを単位としてm、クロック遅延して演算結果を出力するトレリス計算部と、前記シフトレジスタから前記トレリス計算回路へのデータ転送クロックを単位としてm、クロック遅延して演算結果を出力する誤り判定部とを有する。

【0035】また、本発明は、その一形態として、前記 $m_1$ 、 $m_2$ 、 $\beta$ の各定数は、 $m_2$  は正の整数、 $m_1=\alpha$  × $m_2$ ,  $\alpha=0$ または正の整数、 $\beta=\alpha+2$ または $\beta=(\alpha+1)$  × $m_2+1$ である。また、前記誤り判定部は、前記シフトレジスタへの帰還信号を監視しつつ、 $\beta=1$ の場合のトレリス軟判定誤り判定回路との誤差を補償するトレリス変分調整部を有する。前記トレリス変分調整部は、前記シフトレジスタの受信語入力端から数えてi番目のレジスタ出力を $S_1$ とするとき、

[0036]

【外5】

 $\beta-1$  ビット目までのレジスタ $S_{i,i} \leq \beta-1$  【0037】を誤り訂正動作時に値0(mビット信号の最小信号値)にセットし、毎クロックの帰還信号を監視しながら必要に応じて

[0038]

【外6】

#### $S_{i,i} \leq g_{-1}$ を使用する前記トレリス計算回路の演算結果に

【0039】振幅制限操作と交換操作を施す。更に、前 ※ 記トレリス変分調整部の前記振幅制限操作は、m = 1 が 30 信号の最大信号値  $I_{max}$  (2  $I_{max}$  -1),帰還信号  $I_{max}$  (2  $I_{max}$  -2  $I_{max}$  月  $I_{max}$  -2  $I_{max}$  月  $I_{max}$  -2  $I_{max}$  月  $I_{max}$  -2  $I_{max}$  -2  $I_{max}$  -2  $I_{max}$  -2  $I_{max}$  -2  $I_{max}$  -3  $I_{max}$  -2  $I_{max}$  -3  $I_{max}$  -4  $I_{max}$  -4  $I_{max}$  -4  $I_{max}$  -6  $I_{max}$  -4  $I_{max}$  -4  $I_{max}$  -5  $I_{max}$  -6  $I_{max}$  -6  $I_{max}$  -7  $I_{ma$ 

前記シフトレジスタの受信語入力端から数えて i 番目の※

※レジスタ出力をS, とするとき、

30 [0041]

【外7】

 $\beta-1$ ビット目までのレジスタ $S_{i,i} \leq \beta-1$ 

【0042】を誤り訂正動作時に値0(mビット信号の 最小信号値)にセットする工程と、毎クロックの帰還信 号を監視しながら必要に応じて

[0043]

【外8】

#### $S_{i,i} \leq \beta - 1$ を使用する前記トレリス計算回路の演算結果に

【0044】振幅制限操作と交換操作を施す工程とを有し、前記振幅制限操作を施す工程では、mビット信号の最大信号値  $I_{\bullet\bullet\bullet}$ 、(2 $^{\bullet}$ -1),帰還信号  $I_{\bullet\bullet}$ ,絶対値操作を $|\cdot|$ で表すとき、前記トレリス計算回路の出力信号値を  $I_{\bullet\bullet\bullet}$  ×  $|\cdot|$   $|\cdot|$   $|\cdot|$   $|\cdot|$  以下に制限するとと実行し、前記交換操作を施す工程では、 $I_{\bullet\bullet}$  = ( $I_{\bullet\bullet\bullet}$  + 1)  $|\cdot|$  とするとき、 $I_{\bullet\bullet}$  ≥  $I_{\bullet\bullet}$  のときに前記トレリス計算回路の2つの出力を交換する操作を実行することを特徴とする。

[0045]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0046】図4は本発明による遅延訂正型トレリス軟料定誤り訂正回路の一実施形態における、符号長n、直交する複合パリティ検査和の数」なる多数決論理復号可能な符号のための基本構成を示す。

【0047】図4に示す遅延訂正型トレリス軟判定誤り 50 訂正回路は、m(>1)ビット幅の受信語入力端子10 0と、シフトレジスタ回路10と、トレリス計算部20 と、誤り判定部30と、しきい値制御回路40と、出力 処理部50と、復号出力端子200とを備えており、上 記誤り判定部30は、トレリス変分調整部60と、誤り 判定基本部30′とを含む。

【0048】シフトレジスタ回路10は、少なくとも  $(n+\alpha) \times m \times m$ 、ピット分のレジスタからなり、図 5の(a) に示すように、全てのmビットレジスタを  $(n + \alpha) \times m$ 、個分直列に接続するか、あるいはまた 図5の(b)に示すように、 $mビットレジスタをn+\alpha$  10 個直列に接続したものをm、個並列に用いることによっ て構成する。ととで、m, は上記誤り判定部30の内部 の信号遅延をクロック数 (正の整数) であらわしたもの であり、αは0または正の整数であって、トレリス計算 部20内の信号遅延を $m_1$ とするとき、 $\alpha = m_1 / m_2$ であるものとする。ただし、図5の(b)の構成を用い るときには、m、個の異なる受信語を並列に入力し、図 5の(a)の構成を用いるときには、予めn,個の受信 語を一定の順序で切り替えながら供給するものとする。 【0049】シフトレジスタ回路10には、復号開始か 20 Sn×m, クロック期間(図5の(a)の構成の場 合)、またはmクロック期間(図5の(b)の構成の場 合)だけ受信語入力端子100からクロック(データ転 送クロック) に同期して受信語データが読み込まれる。 ことで図5の(b) に記載のシフトレジスタ回路は、図 5の(a) に記載のシフトレジスタ回路に比べて1/m 、倍のクロックで駆動するが、スイッチ回路によりm<sub>2</sub> 個のレジスタデータを一定の順序で切り替えることによ り、トレリス計算部20へのデータ転送速度はいずれの 場合も同一となる。

【0050】以下の遅延の単位とするクロックは、シフトレジスタ回路10からトレリス計算部20へのデータ転送に用いるクロックであるものとする。シフトレジスタへの受信語の入力が完了して以後、復号操作終了までの期間は、シフトレジスタ回路10へは誤り判定部30の出力(帰還信号)300が、シフトレジスタ回路10のβ番目のレジスタ入力に帰還して供給されている。とこでβは、図5の(a)の構成では、(α+1)×m,+1であり、また図5の(b)の構成では、並列に構成されたm,個のシフトレジスタのそれぞれのα+2であ\*40

レジスタ群  $\{S_1$  ,  $S_2$  , …,  $S_{\beta-1}\}$  に到着しなくなって

【0059】以降の時刻においては、これらのレジスタ群は最小信号値0にリセットされるものと仮定する\*3'と、この場合の不具合は、図2のトレリス計算回路において、入力の幾つかが0にスタックした状態の故障が発生することになる。トレリス計算回路は、マクロに見ると「\*\*\*、に近い入力数の奇偶によって、2つの出力 I 0 と I 1が反転するように動作するものであるから、0に固定された(0スタックした)入力の値が「\*\*\*、に近か 50

\*る。後者の場合、シフトレジスタのそれぞれの $\alpha$  + 2 番目のレジスタに一定の順序を保ちながら誤り判定部 3 0 の出力 3 0 0 を供給する。

【0051】トレリス計算部20は、例えば図2に示すトレリス計算回路のJ個から構成する。

【0052】トレリス計算部20及び誤り判定部30に上述のように遅延が存在するので、帰還信号300は、図1の従来回路に比べて、一定期間遅延して生成される。このようにして生成された帰還信号300は、誤り判定回路として復号中の誤りが後方に伝搬しないようにするために、シフトレジスタ回路10の受信語入力端(1ビット目)ではなく、トレリス計算部20と誤り判定部30の遅延に相当する量のβだけ後方にシフトして帰還させる必要がある。これを遅延訂正と呼ぶ。

【0053】なお、従来例の黒田ほか:特願平5-30303号で開示された構成は $\beta=1$ の場合に相当する。一方、本発明は $\beta>1$ の場合を対象とするものである

【0054】遅延訂正を行った場合、シフトレジスタの 受信語入力端から見てβ番目のレジスタよりも手前(受信語入力端に近い側)にあるレジスタへは、本来入力されるペきデータが到着しなくなるため、そのままでは以下の理由により、これらのレジスタデータを使用するトレリス計算部20の結果に不正なものが現れるようになり、復号は正しく行われない。

【0055】(遅延訂正時の不具合の状況)すなわち、シフトレジスタ回路10の受信語入力端から数えてk番目のレジスタ、またはそのレジスタの出力をS、とするとき、遅延訂正時には、

30 [0056]

【外9】

レジスタ $S_1$  から $S_{B-1}$ までのレジスタに

【0057】新たな信号入力が無い状態\*¹)となる。本来とれらがどのような値をとっているかは、回路の構成方法に依存するが、とこでは簡単のため、有意な帰還信号\*²¹が

[0058]

【外10】

った場合には、トレリス計算回路の出力に誤差が発生するのみならず、場合によっては I 0 と I 1 の値が反転するような不具合が発生する。

【0060】\*1)、\*2): との種の誤り訂正回路では、符号長nの受信語に対して一連の復号動作を開始する前に、nビットの受信語データをシフトレジスタに全て格納する必要がある。シフトレジスタに受信語が全て格納された段階で誤り判定部30において計算される帰

14

還信号300は、ある参照ビット(S。) に対するその 特点での正誤の判定結果に相当するものである。この帰還信号300の値は、受信語を、すなわちシフトレジスタ回路10を、巡回シフトさせるときに、S。の新しい値としてシフトレジスタ回路10の適切な位置に帰還されてゆく。このように、シフトレジスタ10の動作には、①受信語の格納期間と、②受信語の逐次復号動作期間とがある。本文中の新たな信号入力の無い期間とは、上記②逐次復号動作期間のことであり、有意な帰還信号とは、上記②の期間に発生する帰還信号300のことで 10 \*\*\*

【0061】\*3):レジスタの入力が不定であるのは 回路の安定動作を図る上から望ましくない。ただし、固 定値が0(最小信号値)である必然性はなく、0~1 \*い。ただし、あらゆる場合について述べるのは煩雑であるので、以下では最小信号値に固定される場合についてのみ説明する。

【0062】上記の遅延訂正時の不具合の解決法について述べる前に、図2のトレリス計算回路において、帰還信号300が入力されるべきところで0スタックしている場合の出力がどのような損傷をうける可能性があるのかについて、表6を参照しながら検討する。表6は、入力ビット幅が4(m=4)の場合について、0スタックのあるトレリス計算回路出力のうち、帰還信号fbに応じて振幅制御操作及び交換操作を行う必要のある範囲を示す。

【0063】 【表6】

\*\*\* までのどの値に固定されるのかがわかっていればよ\*

S. : (fb)	0	1	2	3	4	5	5	7	8	8.	10	11	12	12	14	15
0	0/225	0/196	0/165	0/195	0/105	0/75	0/45	0/15	15/0	45/0	75/O	105/0	135/0	165/0	195/0	225/0
1	0/195	0/195	0/165	0/135	0/105	0/75	0/45	0/15	15/0	45/0	75/0	105/0	135/0	165/0	195/0	193/0
2	0/165	0/165	0/165	0/135	D/195	0/75	0/45	t/15	15/0	45/0	75/0	105/0	135/0	165/0	165/0	165/0
3	0/135	0/135	0/135	0/135	0/105	0/75	0/45	0/15	15/0	45/0	75/0	105/0	135/0	135/0	135/0	135/0
4	0/165	<b>0/105</b>	0/105	0/105	9/105	0/75	0/45	1/15	15/0	45/0	75/0	105/0	105/0	105/0	105/0	105/0
5	0/75	8/75	0/76	0/75	0/75	0/75	0/45	0/15	15/0	45/0	75/0	75/D	75/0	75/0	75/0	75/0
. 6	0/45	0/45	0/45	0/45	0/45	0/45	0/45	0/15	15/0	45/0	45/0	45/0	65/0	45/0	45/0	45/0
7	0/15	15/0	0/15	15/D	15/0	<b>0/16</b>	15/0	0/15	15/0	15/0	15/0	15/0	15/0	15/0	15/0	15/0
	15/0	15/0	15/0	15/D	15/0	15/0	15/0	15/0	0/15	0/15	0/15	0/15	0/15	0/15	0/15	D/15
9	45/0	45/0	45/0	45/0	45/0	45/0	45/0	15/0	0/15	0/45	1/45	0/45	0/45	0/45	B/45	0/45
. 10	75/0	75/0	75/0	75/0	75/0	75/0	45/0	15/0	0/15	0/45	0/75	Q/T5	0/75	0/75	0/75	0/75
11	105/0	105/0	105/0	105/0	105/0	75/0	45/0	16/0	0/15	0/45	4/76	0/105	0/105	0/105	0/105	0/105
12	135/0	135/0	135/0	135/0	105/0	75/0	45/0	15/0	0/15	0/45	0/75	0/105	0/135	0/135	0/135	0/135
13	165/9	165/0	165/0	135/0	105/0	75/0	45/9	15/0	0/15	0/45	0/75	0/105	0/135	0/165	0/165	D/165
14	195/0	195/0	165/0	135/0	105/0	75/0	45/0	15/0	0/15	0/45	8/75	0/105	0/135	0/165	0/195	0/195
15	225/0	195/0	185/0	135/0	105/0	75/0	45/0	15/0	0/18	0/45	9/75	0/105	0/135	0/165	0/195	0/125

【0064】表6は、図2に記載の初段の演算ユニット 27-2において、2つの入力S<sub>11</sub>とS<sub>12</sub>に対する演算 ユニット27-2の出力I0(i, 1)とI1(i,

※ (i, 1) の形式で例示したものである。

[0065]

【外11】

1) をm=4の場合について、IO(i, 1)/I1 ※

第1列目をレジスタ群  $\{S_1$  ,  $S_2$  , …,  $S_{\beta-1}\}$  に属さないレジスタ $S_{12}$ の

値、第1行目をレジスタ群  $\{S_1$  ,  $S_2$  , …,  $S_{g-1}\}$  に属するレジスタの値

Sハとすると、

【0066】これまでの説明により遅延訂正型誤り訂正回路では、この演算ユニット27-2の出力は、S<sub>11</sub>が0スタックした状態として表6の第2列目のようになるが、仮に帰還信号300(表6および後述の表7では帰還信号をfbとした)の値が何らかの方法で既知である★

 $I_{\text{max}} \times |I_{\text{max}} - 2 \times fb|$ 

以下に制限する必要があることと、

(b) 帰還信号のfbが(I<sub>■x</sub> +1)/2以上となる 場合には、トレリス計算回路の2つの出力(I0とI ★ならば、その値に応じて、

(a)表6で太枠で囲んだ領域については、演算ユニットの値の出力の最大値を

[0067]

【数3】

..... (1)

1)を交換しなければならないことがわかる。

【0068】上記の(a)の制限を実行する振幅制限操 50 作と上記の(b)の交換を実行する交換操作とを合わせ

て、トレリス変分調整(操作)と呼ぶ。

巡回符号との場合について例示した。

【0069】下記の表7に、時刻tに非ゼロの帰還信号 fbを検出したときの、時刻t+1以降の時刻での帰還 信号判定を正しく行うために、その出力にトレリス変分 調整を行う必要のあるトレリス計算回路を、(273. 191) 差集合巡回符号と(1057,813) 差集合

[0070]

【表7】

時刻	(278,191)符号の場合	(1057,813)符号の場合						
t	(非ゼロf bの発生)							
t+1	A <sub>14</sub>	A <sub>2</sub>						
t+2	A,,	A <sub>3</sub>						
t+3	As	Aa						
t+4	<b>A</b> <sub>5</sub>	Α.						
t+5	A <sub>17</sub>	A <sub>28</sub>						
t+6	A <sub>3</sub>	Α4						
t+7	A <sub>13</sub>	A <sub>4</sub>						
t+8	A14	As						

【0071】ここで、トレリス計算回路の出力は0スタ ックする信号入力の位置に依存しないことに注意する必 要がある。とれは、トレリス計算回路が基本的に多数の 入力の中の奇偶判定器として機能するべきものであっ て、信号入力の物理的な位置によって演算結果に変化が米 \*現れるべきものでないことから明らかである。よって、 上記説明は、トレリス計算回路の初段以外の演算ユニッ トの入力が0スタックしているときにも同様に成り立っ ている。

【0072】同じトレリス計算回路の複数の入力が0ス タックしている場合(β>3の場合の表7の(105 7. 813) 符号のA, などがその例である。) でも、 本回路の逐次復号性により、0スタック位置における本 来の値 (逐次計算される f b の値) の計算に不具合は生 10 じない。ただし、次のような付加的な手順が必要にな

【0073】(c) 0スタック位置に対する帰還信号f bの各々について上式(1)を最小化するものをトレリ ス計算回路の出力振幅の最大値とすること。

【0074】(d)上記(b)の交換操作におけるしき い値(I<sub>\*\*</sub> +1)/2を越える帰還信号fbが奇数個 である場合についてのみ交換操作を行うこと。

【0075】以上の操作(a)~(d)を実行する、本 発明によるトレリス変分調整部60を含む誤り判定部3

20 0の構成例を図6に示す。図6において、トレリス計算 回路20の出力を入力する中間結果入力端子31-0及 び31-1と、総和回路32-1,32-2と、

[0076]

【外12】

#### シフトレジスタ回路 10の最終ビット出力 $S_{n+\alpha}$ の入力端子 33 と、

【0077】自乗回路34-1、34-2と、加算回路 35-1, 35-2と、減算回路35-3と、誤り訂正 基本部30′と、トレリス変分補償回路60′とを含 む。この構成において誤り訂正基本部30′を除いた部※30 【外13】

※分を、トレリス変分調整部60と呼ぶ。なお、図中の1 O'(j), I1'(j)は、

[0078]

トレリス計算回路のうち、 $S_1 \sim S_{R-1}$ を計算に使用しているものの出力

【0079】である。

【0080】 ことで総和回路32-1,32-2は、基 本的には図3の総和回路と同機能のものであるが、0ス★ ★タックを含むトレリス計算回路

[0081]

【外14】

(レジスタ群  $\{S_1, S_2, ..., S_{R-1}\}$  を計算に使用するトレリス計算回路)

[0082] 【数4】

#### A, 3Sk,k<B

【0083】の出力 I 0′, I 1′だけは、後にトレリ ス変分調整操作を行って正しい値を得た後に別途加算す る構成となっている。また、トレリス変分調整部60と 誤り判定基本部30′とを合わせた遅延は血、クロック 分である。また、図6でのブロック60Aの部分は、と れに含まれる各ブロックの演算結果が、誤り判定結果に 不都合を与えないという意味で互いに適切な時刻に出力 されるように考慮すべき範囲を例示している。

【0084】本発明によるトレリス変分調整部60のト 50 y=z-m,  $\times$  (x-1)

レリス変分補償回路60′の一構成例を図7に示す。図 7に示すように、本発明によるトレリス変分調整部60 40 のトレリス変分補償回路60′は、シフトレジスタ回路

61と、トレリス変分調整回路62を含む。

【0085】シフトレジスタ回路61は、帰還信号入力 端子300から入力される帰還信号fbを必要な期間保 持するためのもので、データレジスタ61-x-yから 構成される。 ととでデータレジスタ61-x-yは、 と のシフトレジスタ回路61の入力端子300から数えた 位置をZとするとき、

[0086]

【数5】 $x = i n t ((z-1)/m_z) + 1$ 

であるものを指す(注:int(R)は、実数R以下の 最大の整数を求める演算をあらわす。)。

【0087】トレリス変分調整回路62は、0スタック\*

(レジスタ群  $\{S_1$  ,  $S_2$  , …,  $S_{\beta-1}\}$  を計算に使用するトレリス計算回路)

[0089]

【数6】

【0090】の出力 I 0′を入力する中間結果入力端子 65-0と、

[0091]

【数7】

$$A_{j} \ni S_{k,k \leqslant \beta}$$

【0092】の出力 I1'を入力する中間結果入力端子 65-1と、トレリス変分調整後の出力 I 0と I 1を出 力する調整後出力信号端子67-0と67-1と、振幅 制限部63と交換部64とからなり、上記シフトレジス タ回路61の入力側から数えてm,の整数倍の位置にあ るレジスタ61-x-m,の出力fb(t-x)に応じ て、上記トレリス変分調整操作を実行するものである。 ととで.

[0093]

【数8】

$$A_j \ni S_{k,k < \beta}$$

【0094】の出力は、fb(t-k)を参照しながら 調整する。

【0095】トレリス変分調整回路62の振幅制限部6 3と交換部64の機能は、上記したトレリス変分調整操 作の振幅制限操作(a)と交換操作(b)の通りである が、より具体的には図8に示すようになる。

【0096】図4のしきい値制御回路40は、復号開始 以降の経過クロック数を参照しながら決められたシーケ ンスに従って誤り判定部30で使用するしきい値THを 発生する回路である。また、出力処理部50は、誤り判 定部30の出力に適当なしきい値処理を行って2値信号 出力を復号出力端子200へ出力する回路である。

【0097】なお、上述した本発明の実施形態ではシフ トレジスタ回路の受信語入力端からβ-1個のレジスタ を0にリセットする場合について説明を行ったが、シフ トレジスタがmビット信号の最小信号値でなく、Imax 以下の任意の値に固定される場合における補償操作も、 上記補償操作の詳細な記述から類推容易である。

[0098]

【発明の効果】以上説明したように、本発明によれば、 トレリス軟判定誤り訂正回路中の帰還経路をバイプライ ン化した場合の、信号処理に使用すべきデータ群相互の タイミングの時間的ずれを回避するために有効な補償手 段を実現したので、トレリス軟判定型の誤り訂正回路に おいて任意段数のバイプライン化を施すことが可能とな り、従来技術に比べて、最大 $(\alpha+1)$ ×m、 $(=m_1)$ 

\*を含むトレリス計算回路

[0088]

【外15】

+m,) 倍ほど高速なトレリス軟判定型誤り訂正回路が 実現できる効果がある。

【図面の簡単な説明】

【図1】従来のトレリス軟判定誤り訂正回路の構成例を 示すブロック図である。

【図2】従来のトレリス軟判定誤り訂正回路におけるト レリス計算回路の構成例を示すブロック図である。

【図3】従来のトレリス軟判定誤り訂正回路における誤 り判定部の構成例を示すブロック図である。

【図4】本発明による遅延訂正型トレリス軟判定誤り訂 正回路の基本構成を示すブロック図である。

【図5】本発明による遅延訂正型トレリス軟判定誤り訂 正回路におけるシフトレジスタ回路の構成例を示す結線 図である。

【図6】本発明によるトレリス変分調整部を含む誤り判 20 定部の構成例を示すブロック図である。

【図7】本発明によるトレリス変分調整部におけるトレ リス変分補償回路の構成例を示すブロック図である。

【図8】本発明によるトレリス変分補償回路の(a)振 幅制御部、及び(b)交換部の構成例を示す機能ブロッ ク図である。

【符号の説明】

- 10 シフトレジスタ回路
- 20 トレリス計算回路
- 21 信号入力端子
- 30 22 自乗回路
  - 23 差分自乗回路
  - 24 加算回路
  - 25 最小値回路
  - 26 出力決定回路
  - 27 演算ユニット
  - 30 誤り判定部
  - 30' 誤り判定基本部
  - 31 中間結果入力端子
  - 32 総和回路
  - 33 最終ビット入力端子
  - 34 自乗回路
  - 35-1, 35-2 加算回路
  - 35-3 減算回路
  - 36 D值計算回路
  - 37 比較回路
  - 38 判定回路
  - 39 しきい値入力端子
  - 40 しきい値制御回路
  - 50 出力処理部
- 50 60 トレリス変分調整部

- 60′ トレリス変分補償回路
- 61 シフトレジスタ回路
- 62 トレリス変分調整回路
- 63 振幅制限部
- 64 交換部
- 65 中間結果入力端子

\*66 遅延帰還信号入力端子

67 中間結果出力端子(調整後)


100 受信語入力端子 (mビット幅)

200 復号出力端子


300 帰還信号(入力端子/出力端子)

ж


#### 【図1】




#### 【図3】




【図2】




【図4】




【図5】




【図6】



【図7】





フロントページの続き

(72)発明者 髙田 政幸

東京都世田谷区砧一丁目10番11号 日本放送協会 放送技術研究所内